1셀 구조 고밀도화
기존 전제
6F² planar 셀과 기존 주변회로 레이아웃
확인해야 할 새 조건
4F² VCT/VSG의 실제 retention·leakage·Good Bits/Wafer 개선을 제품별 평가
MEM01 · 2026-10-16 · 새 연구 가설 · 삼성 16Gb ISSCC 실제 시험칩 / CXMT DDR5 계획·양산 미확인
4F² DRAM 셀/주변회로 분리와 W2W 본딩
삼성전자는 ISSCC 2026에서 VCT 4F²·Cell-on-Peripheral W2W를 적용한 16Gb SDRAM 시험 칩의 정상 읽기/쓰기와 같은 설계규칙 대비 웨이퍼당 Die 수 20% 이상 증가를 발표했다. CXMT는 4F² RDIMM 출시를 목표로 하지만 고객 양산·W2W 채택·실제 장비 발주는 공개 검증 전이다. HBM D2W와 물리 공정 및 장비 처리량이 다르다.
기존에 기대했던 경로
서버 DRAM 공급은 세대별 셀 미세화와 bit 출하만으로 설명되고, 하이브리드 본딩 수요는 HBM 고적층 D2W에만 연결된다.
새 증거를 반영한 분기
삼성전자는 ISSCC 2026에서 VCT 4F²·Cell-on-Peripheral W2W를 적용한 16Gb SDRAM 시험 칩의 정상 읽기/쓰기와 같은 설계규칙 대비 웨이퍼당 Die 수 20% 이상 증가를 발표했다. CXMT는 4F² RDIMM 출시를 목표로 하지만 고객 양산·W2W 채택·실제 장비 발주는 공개 검증 전이다. HBM D2W와 물리 공정 및 장비 처리량이 다르다.
기술·사용·정책으로 검증
VCT/VSG 4F² 셀 면적, 셀/CMOS 공정 분리, W2W alignment/particle/wafer-level COP bonding, bonded pair good yield
16Gb 연구용 검증에서 server DDR5 RDIMM의 공개 용량·데이터율·고객 인증·실제 출하로 이어지는지
셀 공정/본딩 장비 수출 라이선스와 서버 메모리 고객 조달·제품 인증의 실제 적용
다른 흐름과의 조건부 연결 3건
두 산업의 변화를 기계적으로 연결하지 않습니다. 어떤 실제 조건에서 한쪽이 다른 쪽을 촉진·대체·잠식하는지 기록합니다.
성립 조건서버의 실제 DDR5 메모리 bit 수요와 제조사 4F²·COP 공정 채택이 모두 성립하며 고객 제품 Qual을 통과할 때
수혜 이동4F² 셀 및 COP W2W 선택 가능성이 Good DRAM bit/Wafer와 공급 경쟁력으로 연결
금지할 비약KV Host DRAM 사용량 증가 자체가 W2W 공정 채택·양산비트 또는 장비 신규 발주를 뜻하지 않는다
성립 조건삼성의 VCT COP W2W 시험칩과 별개로 실제 DRAM 고객 HVM에서 W2W 공정을 검증·채택하고 기존 장비능력을 초과할 때
수혜 이동DRAM W2W Wafer Bonder의 별도 고객 발주 가능; HBM D2W 장비의 Placements/hour·고객/ASP와 분리
금지할 비약삼성 ISSCC 16Gb 시험칩의 20%+ Die/Wafer 개선은 복합구조 연구결과이며 W2W 단독 효과·W2W 본더 매출 또는 CXMT 제품 양산 증거가 아니다
성립 조건고객 W2W DRAM 양산공정에서 표면 CMP·오염·정렬·Bond Void 문제의 회피 기대비용이 실제 증분 검사/계측 비용보다 클 때
수혜 이동W2W Wafer 표면·Alignment·결함 검사, CMP·세정 공정의 조건부 수요 발생
금지할 비약HBM D2W Package 조기검사 TAM과 DRAM Cell-on-Peripheral Wafer 검사 TAM을 중복 합산하지 않는다
다른 시장을 구분하는 반증 감사 · 2026-10-16
하이브리드 본딩은 하나의 시장이 아냐
HBM D2W 채택 시점과 DRAM 셀/주변회로 W2W 제조공정을 독립적으로 봅니다. 공정 수요와 특정 본더 업체의 신규 매출은 서로 다른 검증 단계입니다.
HBM 고적층 D2W/TCB
구매 제품 HBM stack / logic 3D
고객 공정 HBM manufacturer, logic packaging customer
실제 처리량 분모 good die placements/hour × adoption
현재 증거 수준 HBM4E/5 D2W mass-market timing disputed; existing logic D2W business separate
장비 추가수요 분해: customer-qualified stack volume × placements/stack × D2W adoption / usable bonder output − installed capacityDRAM 4F² COP W2W
구매 제품 cell array + peripheral CMOS wafer pair, before DRAM module assembly
고객 공정 DRAM wafer fab; W2W wafer process/equipment
실제 처리량 분모 qualified good wafer pairs/hour
현재 증거 수준 Samsung 16Gb proof-of-concept fabricated; CXMT end-2026 module product goal; no CXMT W2W mass production established
장비 추가수요 분해: qualified DRAM bonded wafer starts / good bonded wafer-pairs-per-tool − installed capacity기술 실증과 양산 계획을 서로 구분
Samsung Electronics · ISSCC 2026실제 시험칩 실증
16Gb SDRAM test chip; vertical-channel-transistor 4F² cell + cell-on-peripheral W2W copper hybrid bonding; read/write operations; more than 20% die count/wafer at same design rules in this research implementation.
This is a combined architecture/flow comparison for one test chip, not 20% higher industry DRAM shipments, 20% W2W-only effect, proven HVM bonding yield, or equipment procurement.근거 원문 · 2026-02 ↗CXMT CEO Cao Kanyu / reported by TrendForce on Oct 12제품 출시 목표
4F² VSG DRAM architecture and server DDR5 RDIMM product target before end-2026, with cell-array/peripheral separation and wafer-level hybrid bonding discussed as technical approaches.
The planned RDIMM has no disclosed speed, capacity, sampled-volume, customer qualification, wafer-level bonding process share, or bonder purchase orders.근거 원문 · 2026-10-10 ↗Applied Materials product/process description공정 분류·기술 설명
W2W already used in CIS and NAND and of potential interest for DRAM; Applied and EVG collaborating on an integrated W2W process. D2W is a separate high-accuracy per-die bonding process discussed with Besi.
Applied/EVG interest or Besi's D2W position does not demonstrate any CXMT or Samsung W2W production order, same tool TAM, or new capital spend.근거 원문 · 2026-10-16 ↗SK hynix Newsroom · external academic expert공정 분류·기술 설명
W2W bonds wafer pairs with high throughput but joint-wafer yield exposure; D2W bonds known-good dies to a wafer with different mix-and-match/yield and throughput characteristics.
Published technique descriptions or hybrid bonding roadmaps do not prove an HBM4E/5 customer production order.근거 원문 · 2026-08 ↗Evidence gate양산·장비 발주 미검증
No independently demonstrated CXMT production W2W bond yield, HVM output, wafer throughput or customer-qualified DDR5 shipment established by the cited Oct 10–16 sources.
An unknown bond step must not be recorded as current W2W tool sales or used to invalidate all memory price premiums.근거 원문 · 2026-10-16 ↗삼성 16Gb 시험칩의 ‘웨이퍼당 칩 수 20% 이상’은 VCT 4F²/COP/W2W를 통합한 연구 결과야. W2W 본더만의 기여율이나 고객 대량생산 성과로 환산할 수 없어.
MEM01 · DRAM W2W 독립 검증 가설 →고객의 구매·제품 시장에 연결하면
DRAM 제조사는 고객 인증 Good DRAM bits/wafer × 실판매 가격; W2W 제조장비사는 별도 양산 Wafer-start × W2W 채택률 / 양품 Bonded-wafer Pair per tool에 따른 신규 발주. HBM D2W 장비 매출과 동일시·단순 합산 금지
성장 서사가 뒤집히는 조건삼성 시험칩의 수율/밀도 개선이 실제 대량 생산에 재현되지 않거나 CXMT 서버 DDR5 제품이 W2W 공정을 채택하지 않거나 양품·고객 인증 미달일 때 공급자 성장 가설을 보류한다.
원자료와 실증되지 않은 부분
이 상세 흐름은 기존 42개 SemiAnalysis 번호를 대체하거나 늘린 확정 시장이 아닙니다. 원문/그림 논점과 기업 공식자료를 연결한 신규 검증 가설입니다. 별도 고객 계약·재현 측정·실제 수익은 그때마다 승격해야 합니다.